테스트벤치를 제공하는 것이 당연한가

조교를 하고 있는 수업 VLSI Design 과목에서 전에 냈던 숙제에 대해서 클레임들이 많이 들어와서 하루종일 다시 분석하고 답변을 주고 있다. 지금까지 8개 정도를 봤는데, 이중에 하나만 빼고 모두 디자인에 문제가 있었다. 분명히 내가 채점에 사용한 테스트벤치에 문제가 있음을 발견하긴 했지만, 대부분의 클레임은 그것과 무관하게 잘못된 디자인이었다.

그런데 학생들이 하나같이 '테스트벤치를 미리 제공하지 않았음'을 약하게든 강하게든 항의하고 있다. "테스트벤치를 미리 주었으면 더 좋았을걸"에서부터 "테스트벤치를 주지 않아서 나는 내가 생각하는 대로 만들었다"라고 강력하게 자기 디자인이 맞음을 주장하는 학생도 있다.

처음 한두개는 그냥 학생입장에서 그럴수도 있으려니 하고 생각했는데, 하나같이 그것에 대해 불평하는 것을 보니 이에 대해서 생각해보지 않을 수 없었다. 나도 수업을 듣는 입장이었던 적이 있으니, 테스트벤치가 미리 제공되었다면 더 좋았을걸 하는 생각을 한 적도 있다. 당연히 그 테스트벤치에 맞게 디자인을할테니 더 쉬워지고 높은 점수를 받을 수 있겠지.

그런데, 테스트벤치를 제공하는 것이 당연한 것인가? 아니, 그전에, 그것이 옳은일인가? 조교의 권위를 내세우고 싶은 생각은 없다. "테스트 벤치를 주고 마는 것은 조교의 판단"이라고 말할 수도 있지만, 그런 권위에서 벗어나 정말 그게 맞는 일인지를 생각해보았다.

세상에 어떤 디자인 요구가 테스트벤치와 함께 제공될 수 있지? 인텔에서 새로운 프로세서를 만들때, 그것이 꽂히기만 하면 돌아가는 컴퓨터를 가진 상태에서 디자인하나? 다양한 테스트 장비를 갖추고 있겠지만, 그 테스트 장비에 해당하는 HDL 시뮬레이션 툴은 제공되었다. 디자인한 것을 붙였을 때 친절하게 에러 메시지를 뱉어주고 어떻게 되어야 하는지 답을 알려주는 테스트벤치따위는 애초에 제공되지 않는다. 입력될 데이터 벡터에 대해서는 당연히 분명하게 명시되었다.

게다가 이번 숙제는 UART와 SPI 프로토콜을 구현하는 것으로, 수업을 통해 프로토콜에 대해 다루었을 뿐 아니라, 인터넷에서도 수많은 자료를 찾을 수 있다. 이미 답이 널리 알려져 있는 문제를 냈는데도 더 친절한 테스트벤치를 요구하는 것은, 엔지니어로서 뿐만 아니라 학생으로서도 잘못된 자세이다.

또한 숙제에서 명시하고 있는 바가 명확하지 않아서 모호한 점이 있으면 게시판을 통해서 질문과 토의를 통해 분명히 할 기회가 분명히 있었다. 실제로 100개가 넘는 질문과 답변이 오갔다. 이런 기회가 있었음에도 불구하고 테스트벤치가 제공되지 않아서 감점되었다고 이의를 제기하는 것은 어불성설이다. 모르긴 몰라도 이런 학생들은 테스트벤치가 제공되어도 "제공된 테스트벤치에는 1 2 3이 입력되었는데 왜 채점은 A B C로 하느냐"고 불평할 것이다.

이런 자세로 일하는 엔지니어들은 거의 다 된 답을 쥐어줘야 가까스로 답의 모양만 흉내낼 수 있는 저급 엔지니어가 될 수 밖에 없다. 애매한 부분이 있으면 스스로 명확하게 만드는 능력이 있어야 고급 엔지니어가 되는 것이다. 한국에서 조교할 때는 이런 일이 없었는데, 어떤 면에서 여기 학생들의 이런 태도는 조금 다행이다.